昨天晚上氣到沒睡，早上寫了封mail給她主管
******************************************************
Dear YC,
關於XXX所回覆的，我想有幾點想說明。
1. 每個領域都有每個領域的專長，我並不會去批評任何人沒有sense，也請尊重我。
我也應XXX的要求，去請教我前輩們。整合與拉線需要怎樣的sense??
前輩們的回答，通常都是照RD所要求的去做。若有特殊需求，RD要特別提出。
我們並不是RD肚子裡面的蛔蟲，所以RD沒有提出，我們是不曉得哪邊需要特別注意的。
當初我在要求給follow plan，XXX只說全部按照AAAA所畫的畫。
問怎麼拉線，XXX只說全部按照AAAA的拉
因為level shifter大小不一樣，詢問XXX要怎麼擺，她的回答是隨便塞空隙。
問level shifter的拉線，XXX的回答是就拉出來就好。
我：若只要拉出來就好，我會隨便拉喔??
XXX：OK的。那些線沒那麼重要。
在整合與拉線時，我都有當面跟XXX確認過的。
我也不曉得她指的誤解是怎樣的誤解。
2. 通常我們在開始畫的時候，我老闆就將我們所畫的mapping過去，並且要求RD要同步check。
若要修改，在畫的同時，也一併做修改。
若你有發現，昨天我在講解哪邊擺放了什麼cell、哪些線怎麼拉出來的等等的
XXX是非常狀況外的。
那我不懂的是，她所提到她花很多時間在看layout，是看哪個layout圖??
3. 相信你們的工作量很大，我們也相對的。
說真的，我們連上廁所、倒水都分秒必爭的了。
也不像有人還可以花費很多時間在茶水間跟同事聊天哈啦。講的還不是工作上的事。
通常我們一個案子做完，後面還很多案子在著我們去完成。
請RD Check layout，RD不check~~
也不是等到全部都做完了才要求做這種大幅度的修改
而我們就變成要修改舊的，又要畫新的。
試問，是誰影響到我們的工作進度?? 是誰在增加了我們的工作量？？
4. 最基本的analog RD common sense是
a. 最基本的要會看layout圖。
也要在最短的時間check layou圖。
告知layout哪邊需要修改。
不是在畫好一個多禮拜，才提出。
b. Cell要怎麼擺、線要怎麼拉，自己都要有所規劃，而不是照copy就好。
若要用copy的，自己就要去了解為何當初要這樣弄、會有怎樣的規劃。
而不是一問三不知。照畫就對了??
c. 不同製程的東西，rule跟所蓋的layer都不一樣，
RD自己要先study所使用製程的specification 。
是不能拿不同製程的layout來共用。
這是常識。
請問XXX有做到的嗎??
我全部都照她之前的要求做，現在全部都被推翻。
(試問，若今天腳色對換，你們會做何感想)
既然有發現問題，那就要做修改，是OK的。
我相問大家都是一個team，都是想要把事情做好。
所以我才會寫mail，請她確認並想清楚到底要怎麼做修改與哪些地方要修改。
而不是盲目的隨便點一個地方，不然講的不清不楚
(ex: 像ts_clk_latch, ts_clk_comp,ts_clkin,ts_clk_c..等6條線,有刻意拉出約2um的線距→誰知道哪六條線??)
也不是在這邊做口舌之爭。
若昨天不是你直接、指示、正確的表明哪邊要做怎樣的修改，我想我後面還會有大幅修改的可能。
若有什麼失言的地方，請見諒。謝謝。
*****************************************************************
她主管的回覆
****************************************************************
我這邊有一些沒有確實做到的地方.以後會要求designer在電路data-in時,把floorplan與一些重要走線的限制寫在new cell creation form上.
雖然不能保證事先規劃的layout構想不會因為實際狀況再修改,但希望能減少RD與layout間的認知差距與時間浪費~
這次很感謝你的寶貴意見,我也會趁接下去的面談機會與每個designer溝通,並督促designer改進,希望讓以後layout與RD的合作更順暢.
*****************************************************************
希望會有改善。
